TTL 논리 레벨 정의 영역
게이트 레벨 모델링
- 하드웨어 설계 기법 중 하위 수준의 모델링
- 논리 게이트들의 조합으로 모델링
- 직관적으로 설계 가능
- 프리미티브 게이트(Primitive Gate)
and, or, nand, nor... 등 프리미티브 게이트 사용 가능
특별한 지정이 없으면 1time, 1unit은 1ns를 나타냄
primitive_gate_name #(상승지연, 하강지연) [instance_name] (output, input...)
bufif1 / bufif0
notif1 / notif0
조절 신호 값에 따라서만 신호 전달
만약 조절 신호 인가되지 않으면 Z값 전달
여러 명의 신호 전달자 신호 전달 시 응용 가능
신호 전달자는 신호에 따라 신호 전달 설계 가능
'verilog HDL' 카테고리의 다른 글
| [Verilog] Behavior modeling 설계 (0) | 2022.03.19 |
|---|---|
| [Verilog] Behavior modeling (0) | 2022.03.18 |
| [Verilog] Data flow modeling (0) | 2022.03.17 |
| [Verilog] (0) | 2022.03.16 |
| [Verilog] 기초문법 (0) | 2022.03.15 |
