- Decoder
입력선에 나타나는 n비트의 2진 코드를 최대 2의 n승 개의 서로 다른 정보로 바꿔주는 조합 논리 회로
Enable 단자를 가지고 있는 경우는 디멀티플렉서의 기능도 수행
실제 사용 IC의 경우 디코더와 디멀티플렉서의 기능으로 모두 사용
- AND게이트
입력 | 출력 | ||||
a1 | a0 | y3 | y2 | y1 | y0 |
0 | 0 | 0 | 0 | 0 | 1 |
0 | 1 | 0 | 0 | 1 | 0 |
1 | 0 | 0 | 1 | 0 | 0 |
1 | 1 | 1 | 0 | 0 | 0 |
- NAND게이트
입력 | 출력 | ||||
a1 | a0 | y3 | y2 | y1 | y0 |
0 | 0 | 1 | 1 | 1 | 0 |
0 | 1 | 1 | 1 | 0 | 1 |
1 | 0 | 1 | 0 | 1 | 1 |
1 | 1 | 0 | 1 | 1 | 1 |
- Encoder
디코더의 반대 기능을 수행하는 장치
2의 n승 개의 입력 신호로부터 n개의 출력 신호를 만듦
2의 n승 개 중 활성화된 하나의 1비트 입력 신호를 받아서 그 숫자에 해당하는 n비트 2진 정보를 출력하는 역할
if문, case문, for문 등 여러 가지 방법으로 모델링 가능
case문을 사용한 모델링 if 조건문 보다 논리적인 이해가 명확
for 반복문 입력의 비트 수가 큰 경우 또는 입출력 비트 수를 파라미터화 하여 모델링 하는 경우 사용
입력 | 출력 | ||||
x3 | x2 | x1 | x0 | y1 | y0 |
0 | 0 | 0 | 1 | 0 | 0 |
0 | 0 | 1 | 0 | 0 | 1 |
0 | 1 | 0 | 0 | 1 | 0 |
1 | 0 | 0 | 0 | 1 | 1 |
- 멀티플렉서(Mux)
여러 개의 입력선들 중에서 하나를 선택하여 출력선에 연결하는 조합 논리 회로
선택선들의 값에 따라 특별한 입력선이 선택됨
많은 입력들 중 하나를 선택하여 선택된 입력선의 2진 정보를 출력선에 넘겨 줌
데이터 선택기(data selector)이라고 부르기도 함
- 디멀티플렉서
1개의 인에이블 입력을 가지고 있는 디코더는 디멀티플랙서로서의 기능을 수행
정보를 한 선으로 받아서 2의 n승 개의 가능한 출력선들 중 하나를 선택하여 받은 정보를 전송하는 회로
n개의 선택선들을 이용하여 출력을 제어
'verilog HDL' 카테고리의 다른 글
[Verilog] F/F or Counter (0) | 2022.03.21 |
---|---|
[Verilog] Task / Function (0) | 2022.03.21 |
[Verilog] Behavior modeling (0) | 2022.03.18 |
[Verilog] Data flow modeling (0) | 2022.03.17 |
[Verilog] Gate level modeling (0) | 2022.03.16 |