[Verilog] F/F or Counter

• F/F

두 개의 안정된(bi-stable) 상태 중 하나를 가지는 1비트 기억소자

플립플롭과 래치도 게이트로 구성

조합 논리 회로와 달리 궤환(feed back)이 존재

래치 회는 근본적으로 플립플롭과 유사한 기능을 수행

 

- NOR 래치 회로

- NAND 래치 회로

- D F/F

클록형 RS  ff에서 원하지 않는 상태(S=R=1)를 제거하는 한 가지 방법

클록형 D 플립플롭(clocked d ff)은 클록형 RS 플립플롭을 변형한 것

입력신호 D가 CP에 동기되어 그대로 출력에 전달되는 특성을 가지고 있음

데이터를 전달하는 것과 지연하는 역할에서 유래

 

- JK F/F

SR 플립플롭에서 S=1, R=1 인 경우 출력이 불안정한 상태가 되는 문제점을 개선하여 

S=1, R=1에서도 동작하도록 개선한 회로

JK 플립플롭의 J는 S(set)에, K는 R(reset)에 대응하는 입력

J=1, K=1인 경우 JK 플립플롭의 출력은 이전 출력의 보수 상태로 변화

플립플롭 중에서 가장 많이 사용되는 플립플롭

 

- T F/F

JK 플립플롭에서 J와 K 입력을 묶어서 하나의 입력신호 T로 동작시키는 플립플롭

JK 플립플롭의 동작에서 입력이 모두 0이거나 1인 경우만을 이용하는 플립플롭

T 플립플롭의 입력 T=0이면, T 플립플롭은 J=0, K=0인 JK 플립플롭과 같이 동작하므로 출력은 변하지 않음

 

• Counter

동기식 카운터 : 입력된 clock pulse를 모든 플립플롭에 공통으로 인가

비동기식 카운터 : 첫번째 플립플롭 clock pulse 입력 →

                        각 플립플롭의 출력을 다음 플립플롭의 clock pulse 입력으로 사용