본문 바로가기

System verilog

[SV] Do while loop

do - while

do begin

  <statement>

  <statement>

  <statement>

end

while (expression);

 

ex) 

int a;

initial begin

  do begin

    $display("\t Value of a=%0d",a);

    a++;

  end

while(a<5); (if a>5)

end

// a = 0        if, a = 0

   a = 1

   a = 2

   a = 3

   a = 4

 

  

'System verilog' 카테고리의 다른 글

[SV] Class  (0) 2022.12.15
[SV] event / concurrency  (0) 2022.12.15
[SV] Arrays  (0) 2022.12.14
[SV] Data type  (0) 2022.12.13